文摘
英文文摘
第一章绪论
1.1集成电路的发展趋势及面临的互连瓶颈问题
1.2高密度高性能IC芯片互连技术
1.2.1微电子封装的层次
1.2.2 VLSI芯片上互连(On-chip interconnect)的种类
1.2.3芯片上互连的设计考虑
1.2.4 VLSI互连在设计和制造方面存在的困难和问题
1.3互连问题对IC性能的影响
1.4.1互连延迟
1.4.2互连串扰
1.4本文研究的内容
第二章超深亚微米集成电路互连线串扰估计及分析
2.1简介
2.2超深亚微米集成电路耦合模型
2.2.1两根平行互连线的耦合模型
2.2.2耦合模型的参数提取
2.3集成电路互连线串扰估计及分析
2.3.1耦合电容和耦合电感的考虑
2.3.2耦合噪声与电感耦合系数间的关系
2.3.3互连线几何参数的考虑
2.4本章小结
第三章同层互连线耦合电感的建模
3.1简介
3.2同层互连结构(Coplanar Structures)
3.3没有g-wires的平面互连结构
3.4带g-wires的平面互连结构
3.5一种有效的电感耦合模型
3.6本章小结
第四章带串扰约束的集成电路布线结果调整及优化
4.1简介
4.2研究背景
4.3 SINO\NB问题的提出
4.3.1 SINO/NB问题的定义
4.3.2互连线间的敏感性
4.3.3串扰系数M的计算
4.4解决SINO/NB问题的几种算法
4.4.1贪婪的屏蔽线插入(Shield Insertion,SI)算法
4.4.2线网重排序后屏蔽线插入(Net Re-Ordering+Shield Insertion,NO+SI)算法
4.4.3基于屏蔽线插入同时进行线网重新排序的图染色(Graph-coloring based on ShieldInsertion with Simultaneous Net Re-Ordering,SINO/GC)算法
4.4.4算法比较
4.5本章小结
第五章全文总结
参考文献
致谢