...
机译:用于筛选超深亚微米集成电路中小延迟缺陷的测试模式选择
Design-for-Test Team, Advanced Micro Devices, Inc., Sunnyvale, CA, USA;
Delay test; output deviations; process variations; small-delay defects; test-pattern grading;
机译:集成电路中的热感知小延迟缺陷测试,可消除过大的杀伤力
机译:针对工业电路中小延迟缺陷的度量
机译:通过加权松弛百分比,通过时钟速度选择和适当的掩蔽来优化小延迟缺陷测试质量
机译:用于小延迟缺陷的测试模式分级和模式选择
机译:一种用于同步时序电路的有效测试模式松弛技术。
机译:集成电路概率选择装置。
机译:用于筛选超深亚微米集成电路中小延迟缺陷的测试模式选择
机译:超高速集成电路(VHsIC)。阶段2.亚微米技术开发,互操作性标准