机译:集成电路中的热感知小延迟缺陷测试,可消除过大的杀伤力
D. Xiang is with the School of Software, Tsinghua University, Beijing 100084, P. R. China (dxiang@tsinghua.edu.cn);
DFT for test thermal reduction; Design-for-testability (DFT); Hotspots; TA test ordering; hotspots; smalldelay defects; thermal emergency; thermal-aware (TA) path selection; thermal-aware test ordering; thermalaware path selection;
机译:用于筛选超深亚微米集成电路中小延迟缺陷的测试模式选择
机译:静电耦合和晶片粘合缺陷对整体三维集成电路延迟测试的影响
机译:获得集成电路测试缺陷矩阵的实用方法
机译:集成电路中的热感知小延迟缺陷测试
机译:使用集成电路作为虚拟测试结构提取缺陷密度和尺寸分布。
机译:化学集成电路:互补金属氧化物半导体集成电路上的化学系统
机译:用于筛选超深亚微米集成电路中小延迟缺陷的测试模式选择
机译:半导体元件和集成电路的缺陷及良率分析