机译:静电耦合和晶片粘合缺陷对整体三维集成电路延迟测试的影响
Duke Univ Durham NC 27708 USA;
GLOBALFOUNDRIES US Inc Malta NY USA;
Duke Univ Elect &
Comp Engn Box 90291 130 Hudson Hall Durham NC 27708 USA;
Monolithic 3D integration; electrostatic coupling; wafer bonding; interlayer vias;
机译:静电耦合和晶片粘合缺陷对整体三维集成电路延迟测试的影响
机译:静电耦合对芯片上单片3D网络的影响
机译:用于筛选超深亚微米集成电路中小延迟缺陷的测试模式选择
机译:单片3D集成电路中的静电耦合分析及其对延迟测试的影响
机译:导致单片3D集成电路中路由拥塞的物理设计因素。
机译:整体式3D逻辑电路和静态随机存取存储器的电耦合和仿真
机译:静电耦合对芯片单片3D网络的影响
机译:半导体测量技术:测试结构实施文档:单片微波集成电路(mmIC)的直流参数测试结构和测试方法