CMOS集成电路片内ESD保护结构研究与物理实现

摘要

该课题主要研究CMOS集成电路片内ESD保护电路的设计.首先,研究人员研究了半导体器件在静电释放民政部下的特性,特别是NMOS晶体管在静电释放民政部下的回扫击穿特性,分析确定了影响NMOS回扫击穿特性的几个重要参数.随后,在此基础上设计了CMOS集成电路片内ESD保护结构,并了芯片设计对这些ESD保护电路的影响,同时比较了不同工艺条件下相同ESD保护电路保护效果的差异.最后通过一系列实验和测试对上述ESD保护结构设计进行了验证和分析.

目录

摘要

ABSTRACT

第一章引言

1.1日常生活中的ESD现象

1.2 ESD效应对CMOS集成电路性能的影响和防护措施

1.2.1 ESD对集成电路造成的损伤

1.2.2集成电路对ESD冲击的防护措施

1.2.3集成电路发展对ESD保护技术的新要求

1.3三种不同的ESD测试脉冲模型及其比较

1.4 CMOS集成电路中ESD失效模式和判据

1.5 ESD对CMOS电路损伤的表征和测试方法

1.6本文研究的内容、技术路线和工具

第二章片内ESD保护结构实现方法

2.1介绍

2.2 ESD保护中常用的器件

2.2.1电阻

2.2.2传统的二极管

2.2.3双极型晶体管

2.2.4 NMOS型晶体管

2.2.5场管

2.2.6可控硅SCR

2.3器件回扫特性的研究

2.3.1研究的必要性

2.3.2 NMOS回扫特性的物理模型

2.3.3理论推算

2.3.4影响回扫特性的几个因素

2.3.5设计要考虑的几个参数

2.4片上ESD保护结构的设计

2.4.1输入ESD保护方法

2.4.2输出保护

2.4.3电源、地的保护

2.4.4 CMOS内部电路的保护

2.5版图的设计

2.6工艺的相关性及其设计策略

2.6.1掺杂浓度的影响

2.6.2 LDD工艺的影响

2.6.3栅氧化层的影响

2.6.4孔和硅化物工艺的影响

第三章设计实例

3.1贝岭1.2微米E2pROM中ESD保护电路设计

3.2 ASMC公司1微米CMOS工艺中ESD保护结构的设计

3.3 CSM0.6微米CMOS工艺中ESD保护结构的设计

3.4亚微米工艺中的栅耦合MOS ESD保护结构设计

3.4.1目的

3.4.2栅耦合(GCMOS)ESD保护结构和工作原理

3.4.3 GCMOS保护结构设计中注意的几个参数

3.4.4实验结果

第四章结论

致谢

参考文献

附录：

测试方法

测试报告