新型ESD防护器件与电路的结构设计及特性分析

摘要

随着半导体制造工艺的进步，器件的特征尺寸越来越小，静电放电(ESD)已经成为集成电路中最重要的可靠性问题之一。许多应用成熟的ESD防护器件与电路结构的防护能力也不断地降低，因此，为了有效地提高纳米级集成电路中的ESD防护能力，改进与设计新型的ESD防护器件与电路结构就显得尤为重要了。
　　 本文在对现有ESD防护研究的基础上，重点对新型ESD防护器件与电路结构进行了较深入地研究。首先详细阐述了闩锁效应的理论模型，这将为最新出现的系统级ESD防护和可控硅(SCR,Silicon Controlled Rectifier)器件结构统一理论提供理论支持，同时也据此得出了更全面的预防闩锁效应防护措施。接着对最新出现的系统级ESD防护进行了系统分析，根据系统级ESD失效机理，提出了软硬件协同设计的解决方案并有效地解决系统级ESD失效引起的闩锁效应。最后介绍分析了不同ESD箝位电路对系统级ESD的免疫能力，同时给出了能有效改善箝位电路的抗系统级ESD防护能力的新电路结构。
　　 新型ESD防护器件方面，本论文重点研究了各种SCR器件，通过分析其基本结构，得出了SCR器件理论模型，从理论上系统地指导研究SCR器件的工作特性。通过对比各种不同的SCR器件结构，提出了SCR类器件的统一模块形式，并创新性提出了SCR类器件的标准模块化设计工程理论。通过分析T、M模块的功能，指导了ESD器件防护研究者如何根据不同的需求设计出新的SCR器件。最后创新性地设计与分析了新型SCR器件—DBTSCR，它不仅具有SCR类器件的共同优点，还具有触发电压动态可调的优良特性，并且寄生电容小，反应速度快，以及抗闩锁能力强的优点。该器件在高速及射频集成电路中的ESD防护有广泛的应用前景。
　　 新型ESD防护电路方面，本论文着重研究了ESD箝位电路。首先详细介绍了箝位电路的设计准则，并通过分析箝位电路的结构，创新性地提出了新型ESD防护箝位电路。该ESD电源箝位电路，利用具有良好特性、边沿触发的动态TSPCLD触发器，进行检测、延迟，能有效解决电源快速上拉误触发问题，同时具有电源噪声免疫能力。该新型电路结构，不仅具有低功耗、低成本的优点，还普遍适用于不同工艺条件下(包括纳米级)的集成电路。研究与验证结果表明，该电路特别适合于高速集成电路中的ESD防护。

目录

文摘

英文文摘

声明

第一章绪论

1.1 ESD现象概述及研究现状

1.2 ESD相关基本概念

1.2.1常规ESD防护器件

1.2.2常规ESD防护电路

1.2.3全芯片ESD防护构架

1.3论文工作与内容安排

第二章ESD失效与放电模型

2.1 ESD失效种类

2.2 ESD放电模型

2.2.1人体放电模型(Human-Body Model，HBM)

2.2.2机器放电模型(Machine Model，MM)

2.2.3器件充电模型(Charged-Device Model，CDM)

2.2.4电场感应模型(Field-Induced Model，FIM)

第三章系统级ESD防护的研究

3.1闩锁效应

3.1.1闩锁效应研究背景

3.1.2闩锁效应模型

3.1.3防止闩锁效应的措施

3.2系统级ESD失效现象及必要性

3.2系统级ESD失效机理分析及解决办法

3.3系统级ESD对箝位电路的影响

3.4本章小结

第四章SCR防护器件结构分析与设计

4.1研究背景

4.2基本SCR器件

4.2.1基本SCR器件工作物理机理

4.2.2重要参数分析及解决办法

4.3新型的SCR结构

4.4标准模块化设计工程

4.5动态双极晶体管触发SCR器件分析与设计

4.6本章小结

第五章ESD电源箝位电路结构设计及优化

5.1电源箝位电路设计准则

5.2 ESD电源箝位电路

5.2.1电源箝位电路在ESD防护中的作用

5.2.2典型RC触发ESD电源箝位电路

5.3新型ESD电源箝位电路分析与设计

5.3.1新型ESD电源箝位电路结构设计

5.3.2新型ESD箝位电路的结构优化

5.3.3新型ESD电源箝位电路的特性分析及参数优化

5.4本章小结

第六章总结与展望

6.1总结

6.2展望

致射

参考文献

研究成果