基于DW8051的SOC调试技术的研究与实现

摘要

随着半导体生产工艺水平的不断提高，SOC(System On Chip)是未来IC技术的研究重点，SOC功能复杂度日益增大，在进行SOC的开发和芯片设计时，合理有效的调试技术可以帮助工程师快速定位设计中的缺陷，缩短产品周期。SOC传统的调试方式过度依赖软件仿真和逻辑分析仪，占用过多资源，而且不能实现实时跟踪和设置断点的功能，调试效率低。OCD(On Chip Debugging：片上调试)技术的出现大大改变了传统的调试方式，提高了调试效率，并随之产生一种叫做“JTAG(Joint Fest Action Group：联合测试行动组)”的调试原理。
　　 JTAG技术最初只用于边界扫描测试，因其较高的灵活性，逐渐发展成为支持其他功能的测试标准，扩充JTAG指令，并在处理器内部增加控制逻辑以支持片上调试功能，则JTAG技术可用于SOC调试。
　　 本课题首先介绍了SOC调试技术和JTAG规范，在对IEEE1149.1标准进行了细致深入分析的基础上，结合实际情况对JTAG结构进行了改进，扩展了指令集，并增加Embeded ICE模块用于支持调试功能。然后，对本课题的调试对象DW8051处理器结构深入研究，在其内部增加用于支持片上调试功能的逻辑电路。最后对整个片上调试系统进行仿真分析，仿真结果表明该片上调试系统具备了基本的片上调试功能。