InP/InGaAs异质结构的辐照缺陷分析

摘要

InP/InGaAs异质结双极型晶体管（HBTs）广泛应用在高频、射频和微波领域中。和InP HBT器件相比，基于Si-CMOS集成后的InP HBTs器件具有更优的性能，同时其应用范围更广。然而，对于空间应用领域中的InP HBT器件及电路来说，不可避免面临复杂的辐照环境，从而产生可靠性问题，限制了InP HBT技术的发展，而造成辐照可靠性问题的根本原因是InP/InGaAs异质结内的缺陷所致。这些缺陷在能带中产生深能级陷阱，从而影响器件特性。但不幸的是，由于InP/InGaAs HBT器件异质结结构的复杂性，很难直接对其中异质结内的缺陷进行表征，许多研究也仅仅集中于InP HBT辐照前后电学特性的变化，而InP/InGaAs异质结内由辐照引入的深能级陷阱信息尚未报道，并且，这些陷阱使InP HBT器件特性发生退化的机制尚不清楚。因此，本文的目标是对InP/InGaAs异质结内的辐照缺陷进行定量表征，并分析它们对InP/InGaAs HBT器件特性退化的影响机理。 首先通过深能级瞬态谱（DLTS）及C-V测试对3MeV质子辐照后的InP/InGaAs异质结内的缺陷进行定量表征。具体而言，基于InP/InGaAs HBT器件的发射结，设计了一种更为简单的、可进行DLTS测试的InP/InGaAs异质结构。在质子辐照的研究中，辐照剂量从1×1012p/cm2变化到5×1012p/cm2，从而研究了不同辐照剂量对异质结内的深能级陷阱的影响。DLTS结果表明：辐照前异质结内存在一个缺陷能级，位于Ec-0.28eV，这可能是由于工艺生长所引入；而质子辐照后产生了新的陷阱能级，位于Ec-0.36eV和Ec-0.37eV，因此，可以得出辐照后，能级离导带底越来越远，即能级深度增加；与此同时，通过C-V测试提取出相应的异质结界面陷阱密度，发现界面陷阱密度随着辐照剂量的增加而增加。SRIM仿真结果表明由辐照引入的缺陷和In空位有关。 此外，在TCAD中加入相应的陷阱模型，利用TCAD仿真首先分析了深能级陷阱对异质结I-V及C-V特性的影响，仿真结果和实验结果吻合较好，随着深能级陷阱能级深度及界面陷阱密度的增加，反向漏电、复合电流及结电容均增加，而开启电压呈减小趋势。而深能级陷阱使InP/InGaAs HBT基区电流显著增加、增益β发生衰退，但补偿电压Voffset和膝点电压Vknee变化则较小，更具体地，讨论了表面陷阱、界面陷阱和体陷阱引起的增益退化机制，结果表明基区/钝化层处的表面陷阱以及BE结界面陷阱是引起增益β退化的主要原因。

目录

第一个书签之前