基于DA算法的高速FIR滤波器设计及其FPGA实现

摘要

FIR（有限脉冲响应，Finite Impulse Response）滤波器的相移具有线性特点，是数字信号处理领域的重要单元。随着信息技术的飞速进步，实时信号处理已成为现代电子系统的迫切需求。基于乘累加方式的FIR滤波器，运算速度无法满足实时信号处理需求。DA算法(分布式算法，Distribute Arithmetic)为高速FIR滤波器实现提供了新途径，通过查表操作实现复杂的乘法运算，再结合简单的加法操作就能完成实时信号处理。
　　本文研究了基于DA算法的高速FIR滤波器设计与实现，利用FPGA作为高速FIR滤波器的实现平台。首先论述了高速FIR滤波器的研究背景、应用意义和最新研究方法;然后分析了结构和设计方法对滤波器性能的影响;接着重点研究分布式结构FIR滤波器的设计，在传统分布式结构基础上提出了三种改进型分布式结构，即分割查找表串行分布式结构、分割查找表并行分布式结构和分割查找表串并结合型分布式结构。查找表分割优化法和流水分级加法器设计，为高速FIR滤波器实现提供了理论依据;其次对高速FIR滤波器的系数设计和量化宽度进行了研究，通过直观对比逼近误差确定系数的最佳量化宽度为12位;之后以分割查找表并行分布式结构为例，将DA算法设计思想转换为硬件单元设计，并进行功能仿真和时序仿真，从时序报告得知64抽头FIR滤波器的最大工作频率为406.174MHz;最后在XC5VLX110T芯片为核心的ML509板卡上进行性能测试，并将测试结果与Matlab理论值进行误差比较，两者偏离误差较小。
　　通过对比ChipScope工具采集的输入信号和输出信号波形，所设计的高速FIR滤波器具有实时滤波的性能。对三种分布式结构的测试结果进行数据分析，验证了分割查找表并行分布式结构设计的优越性。最后分析了测试结果与理论值的偏离原因，并从频域上验证了高速FIR滤波器的性能。

目录

声明

摘要

1．1课题研究背景及意义

1．2国内外研究现状

1．2．1数字滤波器的实现方式

1．2．2高速FIR滤波器的研究动态

1．3本文研究内容及章节安排

2 FIR滤波器的理论基础及设计方法

2．1 FIR滤波器的基本原理

2．2 FIR滤波器的实现结构

2．3 FIR滤波器系数设计方法

2．3．1窗函数设计法

2．3．2频率取样设计法

2．3．3最优设计法

2．4本章小结

3基于DA算法的FIR滤波器设计与优化

3．1 DA算法原理

3．2分布式结构的FIR滤波器

3．2．1串行分布式结构

3．2．2并行分布式结构

3．2．3串并结合型分布式结构

3．3 DA算法的改进结构

3．3．1分割查找表串行分布式结构

3．3．2分割查找表并行分布式结构

3．3．3分割查找表串并结合型分布式结构

3．4加法器的设计

3．4．1常用加法器

3．4．2 Wallace树加法器

3．4．3流水分级加法器

3．5本章小结

4高速FIR滤波器的设计与实现

4．1高速FIR滤波器的设计流程

4．2高速FIR滤波器软件设计

4．2．1系数提取

4．2．2系数量化处理

4．3高速FIR滤波器硬件实现

4．3．1输入数据延时单元

4．3．2对称数据预相加单元

4．3．3串并转换单元

4．3．4分割查找表单元

4．3．5并行累加输出单元

4．3．6时序控制单元

4．3．7并行分布式结构顶层设计与综合

4．4本章小结

5高速FIR滤波器性能测试与结果验证

5．1搭建滤波器测试平台

5．2实验结果分析

5．2．1滤波器性能比较

5．2．2误差与频谱分析

5．3本章小结

6．1总结

6．2展望

参考文献

攻读硕士学位期间发表的论文及所取得的研究成果

致谢