SiO/SiC界面氮氢等离子体处理及电学特性研究

摘要

碳化硅(SiC)由于具有宽禁带、高击穿场强、高热导率等优异的物理及电子学特性，使其在高温、高频、大功率及抗辐射等领域具有广阔的应用前景。与其它宽禁带半导体相比，SiC最大的优势在于能通过热氧化生成本征氧化物二氧化硅(SiO2)，这使它能在成熟的硅工艺基础上制作基于SiC的MOS(金属/氧化物/半导体)器件。但实际制作的SiC MOS器件沟道迁移率非常低，其中一个主要原因是SiO2/SiC界面较高的界面态密度，严重影响了器件性能的发挥，因此降低SiO2/SiC系统的界面态密度成为SiC基MOS器件研究的关键技术问题。
　　 本文采用ECR等离子体系统产生的高活性氮氢混合等离子体处理SiO2/SiC界面，将样品制作成MOS电容后进行电学特性测试，并与未处理的样品进行比较以研究处理效果。通过I-V测试及Fowler-Nordheim电流模型分析了等离子体处理后氧化膜的可靠性，获得的氧化膜的击穿场强为9.95MV/cm，SiO2与SiC间的势垒高度为2.71eV，接近理论值2.72eV，表明所获氧化膜具有优良的可靠性。通过高频C-V测试定性反映了等离子体处理对界面的改善效果，并得出氧化层中的有效电荷密度为-2.23×1011cm-2。结合高频及准静态C-V测试，利用Hi-Lo法定量计算出等离子体处理后样品的界面态密度，并作出了界面态密度分布与能级的关系曲线；其中，在靠近导带处(Ec-E=0.24eV)，经氮氢混合等离子体处理10min的样品的界面态密度降低至1.14×1012cm-2eV-1的低水平。结果表明，SiC MOS工艺中采取干氧氧化结合氮氢混合等离子处理的方法能够有效改善SiO2/SiC的界面特性，在获得理想的氧化膜可靠性的同时，使界面态密度显著降低，这对SiC MOS器件工艺的改善和深入研究具有重要意义。

目录

文摘

英文文摘

声明

1 绪论

1.1 课题研究背景及意义

1.2 SiO2/SiC界面国内外研究状况

1.3 研究思想及研究内容

2 SiO2/SiC界面电子学及其评价方法

2.1 MOS系统的电荷和陷阱

2.1.1 界面陷阱电荷(Qit)

2.1.2 固定氧化物电荷(Qf)

2.1.3 氧化物陷阱电荷(Qot)

2.1.4 可动氧化物电荷(Qm)

2.2 SiO2/SiC系统界面态起源

2.2.1 悬挂键

2.2.2 近界面陷阱(NITs)

2.2.3 SiO2/SiC界面处的碳团簇

2.3 界面态测试方法及影响因素

2.3.1 高频(Terman)C-V测试

2.3.2 高频-准静态(Hi-Lo)C-V测试

2.3.3 界面态响应时间对测试的影响

3 SiC MOS电容工艺

3.1 衬底预处理

3.2 氧化机理及工艺设计

3.2.1 SiC热氧化机理研究

3.2.2 SiC氧化温度及速率研究

3.2.3 氧化工艺设计

3.3 等离子体处理工艺

3.3.1 等离子体系统装置

3.3.2 处理条件设置

3.4 电极制作工艺

4 SiC MOS电容电流-电压特性分析

4.1 基本原理

4.2 I-V测试及数据解析

4.2.1 I-V测试电路及氧化物失效模式

4.2.2 I-V数据解析

4.3 氧化膜特性及结果分析

4.4 MOS电容背电极的I-V特性

5 SiC MOS结构界面特性分析

5.1 SiC MOS电容-电压特性

5.1.1 SiC中杂质的离化效应

5.1.2 SiC MOS的电容-电压特性

5.1.3 SiC MOS电容的平带电压

5.2 C-V测试分析

5.3 SiC MOS界面特性评价

结 论

参考文献

攻读硕士学位期间发表学术论文情况

致 谢