基于PowerPC/FPGA的嵌入式高速移动通信终端设计与实现

摘要

论文主要研究了高速移动目标(如飞行装置)与地面指挥中心实时通信终端的设计与实现。当物体在高速运动时，与其进行通信的系统需要很好的实时性和可靠性，通常要求配备体积小并能够适应恶劣环境的嵌入式通信终端，以用于与地面指挥中心的通信装置进行数据的处理和传输，从而确保其系统通信的实时性和可靠性。
　　 由于高速运动目标经常在比较复杂的环境下工作，本文选择采用支持工业级的PowerPC微处理器核心板作为嵌入式通信终端的硬件控制平台，负责与所有外围设备之间的通信，采用开源Linux作为核心板的操作系统软件平台，利用FPGA设计通信终端的信道编/解码和调制/解调模块。FPGA与PowerPC结合能够很好地满足系统终端信号处理的实时性与可靠性。
　　 论文主要介绍了嵌入式高速移动通信终端的硬件实现架构、核心板硬件平台和系统的软件平台，给出了其通信接口的驱动程序编写方式；重点介绍了通信终端的数据帧结构、信道编/解码和调制/解调等模块的原理及其FPGA的Verilog编程实现，并给出了各个模块的时序仿真图。