CHIPS; CLOCKS; CORES; CUTTERS; DIES; FAULT TOLERANCE; FIELD-PROGRAMMABLE GATE ARRAYS; JET PROPULSION; SINGLE EVENT UPSETS; TECHNOLOGY UTILIZATION; VOTING; PowerPC 405; single event upset (SEU);
机译:Xilinx Virtex FPGA中半闩锁的SEU缓解
机译:Xilinx FPGA中内部对外部SEU缓解策略的有效性:设计,测试和分析
机译:基于SRAM的FPGA上LEON3软处理器的互补SEU缓解优势
机译:Xilinx现场可编程门阵列中嵌入的PowerPC405硬核处理器的扰动特性和测试方法
机译:基于FPGA的DSP系统中SEU引起的噪声的分析和缓解。
机译:基于FPGA的电子皮肤实现实时数字信号处理
机译:嵌入Xilinx现场可编程门阵列中PowerPC405硬核处理器的镦粗表征和测试方法
机译:针对关键飞行应用的sEU缓解Xilinx Virtex II FpGa