首页> 外文OA文献 >Upset Characterization and Test Methodology of the PowerPC405 Hard-Core Processor Embedded in Xilinx Field Programmable Gate Arrays

【2h】

Upset Characterization and Test Methodology of the PowerPC405 Hard-Core Processor Embedded in Xilinx Field Programmable Gate Arrays

机译：嵌入Xilinx现场可编程门阵列中PowerPC405硬核处理器的镦粗表征和测试方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Gregory R. Allen; Gary M. Swift; Greg Miller;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Experimental verification of the effectiveness of a new circuit to mitigate single event upsets in a Xilinx Artix-7 field programmable gate array [J] . Smith Farouk, Omolo Joshua Microprocessors and microsystems . 2020,第Nova期

机译：实验验证新电路的有效性，以减轻Xilinx Artix-7字段可编程门阵列中的单事件upsets
2. A secure data parallel processing based embedded system for internet of things computer vision using field programmable gate array devices [J] . Qureshi Kashif Naseer, Qayyum Sundus, Ul Islam Muhammad Najam, International journal of circuit theory and applications . 2021,第5期

机译：基于安全数据并行处理基于嵌入式系统，用于使用现场可编程门阵列设备的计算机愿景互联网
3. Experiments on data processing algorithms: energy efficiency of wireless and untethered field programmable gate array (FPGA)-based embedded systems [J] . Pawel Piotr Czapski, Andrzej Sluzek International Journal of Information and Communication Technology . 2009,第1a2期

机译：数据处理算法实验：基于无线和不受限制的现场可编程门阵列（FPGA）的嵌入式系统的能效
4. Upset Characterization and Test Methodology of the PowerPC405 Hard-Core Processor Embedded in Xilinx Field Programmable Gate Arrays [C] . Allen, Gregory R., Swift, . 2007

机译：Xilinx现场可编程门阵列中嵌入的PowerPC405硬核处理器的扰动特性和测试方法
5. Accelerated frame data relocation on Xilinx field programmable gate array. [D] . Kallam, Ramachandra. 2010

机译：Xilinx现场可编程门阵列上的加速帧数据重定位。
6. Field Programmable Gate Array-Embedded Platform for Dynamic Muscle Fiber Conduction Velocity Monitoring [O] . Daniela De Venuto, Giovanni Mezzina 2019

机译：现场可编程门阵列嵌入式平台用于动态肌肉纤维传导速度监测
7. Mitigation of cache memory using an embedded hard-core PPC440 processor in a Virtex-5 Field Programmable Gate Array. [O] . Mark Walter Learn 2010

机译：在Virtex-5现场可编程门阵列中使用嵌入式硬核PPC440处理器缓解缓存内存。
8. Upset Characterization of the PowerPC405 Hard-core Processor Embedded in Virtex-II Pro Field Programmable Gate Arrays [R] . Swift, Gary M., Allen, Gregory S., Farmanesh, Farhad, 2006

机译：嵌入Virtex-II pro现场可编程门阵列的powerpC405硬核处理器的紊乱特性

Upset Characterization and Test Methodology of the PowerPC405 Hard-Core Processor Embedded in Xilinx Field Programmable Gate Arrays

著录项

引文网络

相似文献

相关主题

期刊订阅