UVM验证方法学在SSD主控SoC芯片验证中的应用

摘要

目前，随着SoC(System on Chip)芯片规模及复杂度的快速增长，传统的验证技术已经不能满足项目进度的需求。而且由于IP复用技术的广泛应用，工程师往往不得不花费大量的时间去了解IP核设计细节，并为其开发复杂的验证平台和测试激励。面对巨大的验证压力，验证业界开发出了一套新的验证方法学UVM(Universal Verification Methodology)，它有着强大的、已证实的工业基础，是未来验证技术的发展趋势。
　　本文在详细介绍UVM验证方法学的核心思想和寄存器模型的基础上，采用UVM验证方法搭建了SSD(Solid State Disk)主控SoC芯片的验证平台，包括可重用接口UVCs(UVM Verification Component)、模块和系统UVCs以及系统寄存器模型等。通过分析芯片的系统架构和功能需求，提炼出芯片待验证功能点，并利用搭建好的验证平台对芯片进行验证，给出了各模块的验证结果以及覆盖率分析。本课题所设计的UVM验证平台具有高效率、高可重用性的特点，其支持受约束激励自动生成、自动检测和功能覆盖率等功能，大大提高了验证的完备性和效率。并且验证平台可随时按需求定制平台架构、添加相关验证组件UVC、修改随机向量约束条件等，使其可重用性和灵活性最大化。另外，寄存器模型为验证平台提供了一个方便跟踪和访问DUT内部寄存器的方法，可用于监控待验证芯片行为和生成更高抽象层次的激励。
　　本文所研究的验证方法高效且实用，可应用于其它SSD主控芯片或类似芯片的验证当中。

目录

声明

摘要

第1章 绪论

1．1 课题背景与意义

1．2 国内外研究现状

1．3 研究内容与设计指标

1．3．1 研究内容

1．3．2 设计要求和指标

1．4 论文组织结构

第2章 功能验证及UVM验证方法学

2．1 功能验证

2．1．1 验证平台

2．1．2 功能验证流程

2．2 UVM验证方法学

2．2．1 验证平台和环境

2．2．2 接口UVCs

2．2．3 系统和模块UVCs

2．2．4 UVM类库

2．2．5 寄存器模型

2．3 本章小结

第3章 SoC芯片架构和验证策略

3．1 芯片系统架构和逻辑设计

3．1．1 芯片系统架构

3．1．2 芯片逻辑设计

3．2 芯片验证策略

3．2．1 芯片验证重点

3．2．2 验证平台规划

3．2．3 激励产生方案

3．2．4 结果检查原则

3．3 本章小结

第4章 芯片验证平台的构建

4．1 芯片仿真环境

4．2 验证平台组件设计

4．2．1 接口UVC

4．2．2 模块和系统UVC

4．2．3 寄存器模型

4．3 验证平台的集成

4．3．1 创建验证平台

4．3．2 配置验证平台

4．3．3 创建测试用例

4．4．4 虚拟时序发生器

4．3 仿真环境组件设计

4．3．1 仿真信息打印

4．3．2 仿真环境事件触发

4．3．3 软件验证环境

4．4 本章小结

第5章 芯片验证及其结果分析

5．1 芯片验证功能点

5．2 验证方法与结果

5．2．1 存储器接口验证

5．2．2 数据通路验证

5．2．3 AES和ECC验证

5．2．4 APB外设接口验证

5．2．5 芯片上电启动验证

5．3 验证结果分析

5．3．1 覆盖率分析

5．3．2 验证平台评测

5．4 本章小结

第6章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文