光纤陀螺捷联惯导中双CPU系统设计

摘要

捷联式惯性技术的出现和发展代表了现代惯性技术的一个新的发展方向，而光纤陀螺捷联惯性导航系统已经成为当前惯性技术研究的热点。这种系统体积小，并且需要实时解算大量数据，根据系统的以上特点和要求，搭建了由SOPC+DSP构成的捷联导航系统。SOPC是一种灵活、高效的SOC解决方案，并且设计灵活性和开发周期短，而DSP因其结构特点非常适合于需要做大量数据处理的各种算法，具有高效、高速、高精度等优点，因此SOPC+DSP这种构架非常适合捷联导航系统的设计。 论文首先介绍了光纤陀螺及捷联惯导系统的基本原理，给出了系统设计的理论基础，然后完成了嵌入式系统的硬件和部分软件的设计。硬件设计是本文的重点。SOPC的硬件载体是FPGA，系统的硬件平台主要FPGA+DSP构架而成，FPGA完成对整个系统的控制，DSP专注于捷联算法解算。系统的软件部分包括FPGA和DSP的底层软件以及捷联解算程序的开发。最后，分析了系统调试中的问题，并且对系统进行实际测试，结果验证了该系统的数据采集和传输的正确性和可靠性。

目录

文摘

英文文摘

声明

第1章 绪论

1.1捷联惯导的发展及现状

1.2光纤陀螺的发展及现状

1.3光纤陀螺捷联惯导系统的发展现状

1.4 SOPC+DSP结构应用于光纤陀螺捷联导航

1.5课题的任务

1.6论文的主要内容

第2章 光纤陀螺捷联惯导系统原理

2.1惯性导航基本知识

2.1.1常用坐标系

2.1.2惯导基本方程

2.2捷联式惯导系统的基本原理

2.3光纤陀螺的基本原理

2.4本章小结

第3章 SOPC+DSP捷联系统硬件电路设计

3.1捷联导航系统需求分析

3.1.1功能需求

3.1.2性能需求

3.2光纤捷联嵌入式系统框架的构建

3.3 FPGA硬件电路设计

3.3.1 FPGA芯片的选择

3.3.2 Nios Ⅱ软核的设计

3.3.3 FPGA外围电路的设计

3.4 DSP最小系统设计

3.4.1 DSP芯片的选择

3.4.2 TMS320C6722的硬件资源

3.4.3 TMS320C6722最小系统设计

3.5加速度计的数据采集电路设计

3.5.1加速度计的前端处理电路

3.5.2加速度计的A/D转换电路

3.6光纤陀螺的数据采集电路设计

3.6.1脉冲信号处理电路

3.6.2脉冲信号计数模块

3.7本章小结

第4章 光纤陀螺捷联导航系统软件设计

4.1.A/D采样控制程序设计

4.1.1定时采样中断

4.1.2 A/D转换结束中断

4.2 FPGA与DSP通讯程序设计

4.3串口发送程序

4.4 TMS320C6722 Bootloader设计

4.4.1 DSP TMS320C6722芯片Bootloader的功能

4.4.2 FLASH编程实现

4.4.3 FLASH引导流程

4.5本章小结

第5章 系统调试及实测分析

5.1系统调试案例与分析

5.2系统测试与仿真

5.2.1系统测试

5.2.2仿真结果及结论

5.3本章小结

结论

参考文献

攻读硕士学位期间发表的论文和取得的科研成果

致谢

附录 内核元件图