科研证明
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
摘要
第一章引言
第二章 Viterbi译码算法及低功耗设计介绍
第三章 Viterbi译码器的低功耗设计
第四章 Viterbi译码器的FPGA验证及分析
第五章 结论与展望
致谢
主要参考文献
附录
附:学位论文原创性声明和关于学位论文使用授权的声明
周骅;
贵州大学;
卷积码; viterbi译码; 路径度量; 幸存路径; 现场可编程门阵列; 信道编码; 低功耗设计;
机译:简化ACS和路径选择信号的内存使用高速低功耗Viterbi译码器的DVD
机译:在线聚类算法的单周期分频器低功耗硬件架构的设计与实现
机译:具有约束力的基于约束长度的改进的Viterbi算法
机译:比奈奎斯特信令多载波系统迭代译码器的设计与实现
机译:低功耗纳米级硬件加密系统的设计与实现
机译:惯性测量单元数据采集和处理的片上低功耗高灵活性系统的设计与实现
机译:约束长度为9的低功耗Viterbi译码器的设计与仿真
机译:用于Reed-muller子码的高速Viterbi译码器的体系结构和实现考虑
机译:VITERBI解码器,可降低功耗
机译:动态范围大的高精度低功耗电流传感器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。