大约束度Viterbi译码器中路径存储单元的设计

王春光; 陈新

首页> 中文期刊> 《现代电子技术》 >大约束度Viterbi译码器中路径存储单元的设计

大约束度Viterbi译码器中路径存储单元的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

维特比(Viterbi)译码器由于其优良的纠错性能,在通信领域有着十分广泛的应用.用FPGA实现Viterbi译码算法时,其硬件资源的消耗与译码速度始终是相互制约的两个方面,通过合理安排加比选单元和路径度量存储单元可有效缓解这一矛盾.基于基4算法所提出的同址路径度量存储管理方法能在提高译码速度同时有效降低译码器的硬件资源需求.

著录项

来源
《现代电子技术》 |2007年第13期|51-54|共4页
作者
王春光; 陈新;
展开▼
作者单位

福州大学,物理与信息工程学院,福建,福州,350002;

福州大学,物理与信息工程学院,福建,福州,350002;

展开▼
原文格式 PDF
正文语种 chi
中图分类信源编码理论;
关键词
Viterbi译码器; 加比选单元; 路径度量存储; FPGA;

相似文献

中文文献
外文文献
专利

1. 高速Viterbi译码器中幸存路径存储单元的设计与实现 [J] . 张昌芳 ,雷菁 . 电子工程师 . 2005,第3期
2. 大约束度Viterbi译码器在FPGA中的实现 [J] . 李鹏辉 . 中国集成电路 . 2005,第007期
3. Viterbi译码器路径度量模块的低功耗设计 [J] . 姜淼 ,陈亦灏 ,徐俊 . 齐齐哈尔大学学报（自然科学版） . 2007,第006期
4. Viterbi译码器VLSI设计中幸存路径存储管理的新方法 [J] . 韩雁 ,石教英 . 电子学报 . 1996,第002期
5. 基于FPGA的多约束长度Viterbi译码器 [J] . 赵崇辉 ,赵旦峰 ,齐金月 . 应用科技 . 2004,第005期
6. 大约束度Viterbi译码器的低功耗设计 [C] . 周骅 ,刘桥 . 2006年西南三省一市自动化与仪器仪表学术年会 . 2006
7. 大约束度Viterbi译码器的低功耗硬件设计与实现 [A] . 周骅 . 2006

大约束度Viterbi译码器中路径存储单元的设计

摘要

著录项

相似文献

相关主题

期刊订阅