退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:时序电路的非扫描可测试性设计技术
Vivek Chickermane; Elizabeth M. Rudnick; Prithviraj Banerjee; Janak H. Patel;
机译:用于非扫描时序电路的黑匣子延迟故障模型
机译:改进非扫描时序电路随机测试生成可能性的研究
机译:功能级非扫描时序电路的延迟测试生成
机译:完全故障效率的非扫描顺序电路的新DFT技术
机译:时序电路的容错技术:设计级方法。
机译:线圈耦合无源传感器的询问技术和接口电路
机译:具有完全故障效率的非扫描顺序电路的DFT新技术
机译:用布尔差分技术分析同步时序电路中的多个故障
机译:RT级数据路径的非扫描可测试性设计
机译:非扫描时序电路中延迟故障的测试方法
机译:可测试的集成电路,集成的可维护性设计方法,以及计算机可读介质,用于存储可实现可设计性方法的程序
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。