降低非扫描可测试性设计管脚开销的方法

摘要

降低非扫描可测试性设计管脚开销的方法属集成电路可测试性设计技术领域，其特征在于：它采用了自行设计的低成本的非扫描可测试性设计的测试点结构。它在尽可能减少控制信号输入端以降低管脚开销的同时，尽可能地把控制信号连到不会导致新的不可测故障的原始输入上，以避免信号目标的冲突。它首先采取判断新的重汇聚扇出是否为时间延迟不相同的分支，若不相同，则不会导致新的不可测故障；若相同，则判断新的重汇聚扇出是否具有一致的反向奇偶性，若两点间不存在一条路径即反向奇偶性为00，则不会产生新的不可测故障。最后，它把额外的管脚开销降为两个：一个是统一的测试信号输入管脚，另一个是特征分析器的唯一的输出管脚。