首页> 外文会议>Power Semiconductor Devices amp; IC's, 2005 IEEE International Symposium on; Lake Buena Vista,FL,USA >Package on Package warpage - impact on surface mount yields and board level reliability
【24h】

Package on Package warpage - impact on surface mount yields and board level reliability

机译:封装在封装上的翘曲-对表面贴装良率和板级可靠性的影响

获取原文
获取原文并翻译 | 示例

摘要

The need to integrate devices in the vertical dimension to reduce space, thickness, and cost for handheld applications has fueled the enormous growth of what can be termed 3D packaging. Due to testability, business flow, and configuration flexibility issu
机译:在垂直方向上集成设备以减少手持设备的空间,厚度和成本的需求推动了所谓3D封装的巨大发展。由于可测试性,业务流程和配置灵活性问题

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号