DEEAE, Universitat Rovira i Virgili, 26 Av. Paisos Catalans, Tarragona 43007, Spain;
机译:使用紧凑的高级传输模型实现纳米级双栅CMOS电路
机译:紧凑的漏电流模型,用于再现纳米级双栅Mosfets中的高级传输模型
机译:纳米级双门CMOS栅极长度和厚度变化下的屈服的紧凑物理模型
机译:分析漏电流模型再现了纳米级双栅(DG)MOSFET中的高级传输模型
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
机译:基于电荷的MOS晶体管模型中的量子效应建模,用于模拟纳米级CMOS模拟电路