机译:使用紧凑的高级传输模型实现纳米级双栅CMOS电路
DEEEA, Universitat Rovira i Virgili, 26 Av. Paisos Catalans, Tarragona 43007, Spain;
SEES, CINVESTAV, Av. 1PN No.2508, Apto. Postal 14-740, 07360 DF, Mexico;
CIDS, Benemerita Universidad Autonoma de Pueblo, 72570 Puebla, Mexico;
SEES, CINVESTAV, Av. 1PN No.2508, Apto. Postal 14-740, 07360 DF, Mexico;
Department of Information Engineering, University of Pisa-IU.NET, Pisa, Italy;
ARCES, University of Bologna-IU.NET, Cesena, Italy;
DEEEA, Universitat Rovira i Virgili, 26 Av. Paisos Catalans, Tarragona 43007, Spain;
double-gate MOSFET; hydrodynamic; Verilog-A; SMASH;
机译:紧凑的漏电流模型,用于再现纳米级双栅Mosfets中的高级传输模型
机译:纳米级双门CMOS栅极长度和厚度变化下的屈服的紧凑物理模型
机译:纳米级双栅MOSFET的分析温度相关模型,可复制高级传输模型
机译:使用紧凑的高级传输模型的纳米级双栅CMOS电路仿真研究
机译:对绝缘体上硅CMOS器件和电路(包括双栅MOSFET)的基于过程的紧凑建模和分析。
机译:用于CMOS /纳米级忆阻器协同设计的小面积紧凑型CMOS仿真器电路
机译:3.3双栅极器件的纳米级CmOs电路漏电功率降低