Adders; Delays; Logic gates; Power demand; Hardware; Clocks; Transistors;
机译:高性能64位进位选择加法器的电源延迟产品最小化
机译:功率延迟高效的基于混合提前携带/携带选择的冗余二进制至二进制补码转换器
机译:使用零进位超前加法器的高效进位选择加法器
机译:功率延迟高效进位选择加法器
机译:高速条件进位选择加法器的仿真与分析。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:能量和区域高效携带选择加法器双重携带加法器
机译:定期,区域有效的Carry-Lookahead加法器