SRAM; failure analysis; response surface modeling;
机译:使用负电容电路提高统计SRAM读取访问的良率
机译:使用读写划分和BIST可编程时序控制电路的低有源和泄漏功率SRAM
机译:具有屏蔽电路的28 nm双端口SRAM宏,可防止读写读写故障问题
机译:SRAM电路中读取时序故障的高效统计分析
机译:针对VLSI电路的非高斯变化源的统计静态时序分析中的最大操作。
机译:雪崩电流读取电路可实现低抖动并行光子定时
机译:SRAM电路中读取时序故障的有效统计分析