机译:内置测试具有多个时钟的逻辑电路
机译:具有多个时钟的逻辑电路的内置测试
机译:快速测试集成:基于IEEE标准1500的多个时钟域的即插即用快速测试
机译:对具有多个时钟的逻辑电路进行全速内置测试
机译:用于多阈值NULL约定逻辑(MTNCL)电路的内置自检(BIST)
机译:利用时钟脉冲发生器合成遗传时序逻辑电路
机译:具有多个系统时钟的电路板中的速度边界扫描互连测试
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第七卷。内置测试(BIT)和内置测试设备(BITE)