机译:在重掺杂硼的Si {sub}(1-x)Ge {sub} x源/漏结上形成用于纳米级CMOS的镍锗硅化物触点
机译:用于纳米级CMOS器件缩放的源/漏技术
机译:纳米技术不对称源/漏扩展CMOS晶体管的建模与分析
机译:使用选择性硅锗技术的纳米级CMOS的超浅源/漏极连接
机译:从乙硅烷,锗烷和氯中重掺杂硼的硅锗薄膜的选择性化学气相沉积,用于纳米级CMOS的源/漏结。
机译:使用65 nm CMOS技术单片集成的CMOS-NEMS铜开关
机译:源/漏极连接和触点45 nm cmos及以后