逆関数遅延モデルの回路設計に関する考察

摘要

現在主流のコンピュータでの計算時間が，問題の規模に対して指数関数的な時間必要となる問題として，素因数分解問題や巡回セールスマン問題などが存在する．これらの問題に対して，生体の脳の構成要素を参考とし構築されたニューロコンピュータを用いることで比較的早く解ける可能性がある．そのモデルの一つとして逆関数遅延モデル(Inverse function Delayed Model，以下ID モデルと呼ぶ)が挙げられる．ID モデルの持つダイナミクス中にある負性抵抗特性を用いることで，組合せ最適化問題を解く際に生じる極小値問題を回避することができ，特定の問題において100%の確率で解を得ることができる．このモデルのハードウェアの実現として，FPGA を利用した研究報告例もあるがチップ化による実現例はまだない．そこで本研究の目的はID モデルの核となる負性抵抗特性をMOSFETのみのΛ型負性抵抗回路により実現し，その評価を行うことである．