首页> 中文期刊> 《集成电路与嵌入式系统》 >高速相机皮秒级可编程延迟单元电路设计

高速相机皮秒级可编程延迟单元电路设计

     

摘要

纳秒(ns)和亚纳秒高速相机各部件之间需要精密的可编程时间延迟来保证同步。本文提出一种基于EPLD和ASIC,数字和模拟时间延迟相结合的解决方案,延时长度可编程,延时分辨率可达皮秒(ps)级。该系统体积小,成本低,可实现参数设置、显示和控制等功能。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号