首页> 外文会议>電子回路研究会 >逐次比較型A/D変換回路に搭載することを目的としたdouble-tail型コンパレータの設計と試作
【24h】

逐次比較型A/D変換回路に搭載することを目的としたdouble-tail型コンパレータの設計と試作

机译:设计和试生产双尾比较器,该比较器打算安装在顺序比较A / D转换电路上

获取原文

摘要

逐次比較型A/D変換回路に搭載することを目的としたdouble-tailコンパレータの設計と試作を行った.その結果,CLK同期をしているため,vss側の入力電圧範囲が狭く,Vss側の入力電圧0.721Vの範囲で動作をしないことが分かつた.今後の展開としては,試作において完成したdouble-tail コンパレータの測定を行い,Vss側の入力電圧0.721Vの範囲で動作をしないことの実機における検証とnmosの差動入力に加えてpmosの差動入力を用いたRaiHo-Rail入力段による設計を行い人力範囲の拡大を図るので,発表においてはそれらの検討結果についても報告する予定である.
机译:我们设计并原型化了一个双尾比较器,用于安装在顺序比较的A / D转换电路中,结果,由于CLK同步和Vss端,vss端的输入电压范围很窄。不能在0.721V的输入电压范围内工作。作为将来的发展,将测量在试验测量中完成的双尾比较器,并且在Vss侧的0.721V的输入电压范围内也不会工作。为了验证实际机器和nmos的差分输入,我们将在Rai Ho-Rail输入级中使用pmos的差分输入进行设计,以扩大人力范围,因此我们计划在以下情况中报告这些研究的结果:演示文稿。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号