cache storage; integrated circuit layout; integrated circuit manufacture; SRAM chips;
机译:容错6T SRAM用NMOS为核心的细胞布局多细胞爆冷
机译:65nm技术中SRAM 6T位单元的软容错布局的仿真和实验评估
机译:减少NBTI和工艺变化对6T SRAM单元影响的自适应人体偏置
机译:本地布局对SRAM 6T细胞中的单个设备的影响
机译:使用单电子器件的低功耗多值逻辑SRAM单元。
机译:在一项为期24周的随机个体内单盲回归研究中使用局部振动按摩仪客观地和主观地减少了橘皮组织的体积
机译:容错6T SRAM用NMOS为核心的细胞布局多细胞爆冷