Logic gates; Analytical models; Junctionless nanowire transistors; Electric potential; Transconductance; Photonic band gap;
机译:在三栅极SOI无结纳米线晶体管中模拟与接口陷阱相关的低频噪声
机译:在三栅极SOI无结纳米线晶体管中模拟与接口陷阱相关的低频噪声
机译:包含界面陷阱的硅纳米线无结场效应晶体管的基于表面电势的模型
机译:建模界面陷阱密度对连接纳米线晶体管行为的影响
机译:硅/二氧化硅界面陷阱处的电子-空穴复合以及薄氧化物MOS晶体管中的隧穿的理论和实验。
机译:金属氧化物-石墨烯场效应晶体管:界面陷阱密度提取模型
机译:接口陷阱对无连接纳米线RTS噪声行为的影响