Clocks; Phase locked loops; Logic gates; Oscillators; Frequency control; Frequency synthesizers; Time-frequency analysis;
机译:采用65nm CMOS技术的600kHz至1.2GHz全数字延迟锁定环路
机译:在65nm CMOS中为1.45 GHz全数字扩频时钟发生器,用于无同步SOC应用
机译:基于计数器的全数字扩频时钟发生器,可在65nm CMOS中大幅降低EMI
机译:具有SAR频率锁定系统的全数字PLL,在65NM SOTB CMOS中
机译:用于无线系统的完全集成的基于DLL / PLL的CMOS频率合成器。
机译:用于无线传感器节点的低功耗全数字片上CMOS振荡器
机译:基于65nm CMOS的旋转行程波振荡器的全数字PLL
机译:采用10单元库的全数字基带65nm pLL / FpLL时钟倍频器。