ADPLL; Clock fail detector; DCO; Phase Locked Loop; controller; harware description language;
机译:高分辨率快速时钟的节能全数字锁循环架构设计使用模型现有控制(MPC)技术来数字转换器(TDC)的时间
机译:研究相位检测器:锁相环系统中成熟和新兴的相频和数字时间检测器的进展
机译:简化数字锁相环的方式:未来采用数字信号处理来减轻杂散和干扰的时钟生成
机译:所有数字相位锁定环路带输入时钟故障检测器
机译:用于数GHz时钟生成的数字锁相环。
机译:哺乳动物昼夜节束时钟的双反馈回路模型用于昼夜阶段的多输入控制
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响
机译:数字锁相环分析的扩散近似。 II。具有宽带输入的非线性相环系统的扩散近似