具有在锁相环输入和反馈差分时钟的共模均衡器的零延迟缓冲器

摘要

一种零延迟时钟发生器有一个锁相环(PLL)，其产生一个反馈时钟，以及接收一个基准时钟。所有时钟都是差分的，并有一个共模电压。一个外部产生的基准时钟的共模电压可能不同于内部产生的反馈时钟的共模电压。基准时钟和反馈时钟的共模电压上的差会导致延迟变化，其导致产出时钟的静态相位偏移。一个共模感应和均衡器感应被缓冲的基准和反馈时钟的共模电压，并产生控制电压。控制电压调整共模电压和差分缓冲器的延迟，差分缓冲器接收基准和反馈时钟。控制电压调整差分缓冲器以便匹配被缓冲的基准和反馈时钟的共模电压。接着，被缓冲的时钟被应用到PLL的一个相频检测器。