Circuit faults; Computers; Filling; Logic gates; Switches; Switching circuits; Genetic Algorithm; Multiple Stuck-at Faults; Test Pattern Generation; Test Power Reduction;
机译:低功耗测试VLSI电路中串扰延迟故障的高效多目标遗传算法
机译:多个卡住故障的自动测试码型生成:当单个故障的测试不足时
机译:多个卡住故障的自动测试码型生成:当单个故障的测试不足时
机译:基于遗传算法基于VLSI电路的多卡故障的测试模式生成和测试功率降低
机译:VLSI电路的测试模式生成和测试应用时间减少算法。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:使用改进的风扇算法在VLSI电路中进行串扰引起的延迟故障的测试