机译:考虑基本算术电路的III-V TFET技术平台针对10-nm CMOS FinFET技术节点的基准测试
机译:用于5nm节点CMOS集成的Ge-cap量子阱体FinFET
机译:研究工艺引起的性能差异以及10 nm技术节点Si体FinFET的优化
机译:铜通过硅通过诱导的10nm节点散装FinFET CMOS技术的保护区
机译:体和SOI FinFET中的辐射引起的单事件瞬变(SET)效应以及与体CMOS的鲁棒性比较。
机译:具有嵌入式校准方案的动态pH传感器采用先进的CMOS FinFET技术
机译:使用批量CmOs和混合方法@ 32nm技术节点设计的双X CCII的性能评估