首页> 外文会议>2011 Symposium on VLSI Circuits : Digest of Technical Papers >A reconfigurable 1GSps to 250MSps, 7-bit to 9-bit highly time-interleaved counter ADC in 0.13µm CMOS
【24h】

A reconfigurable 1GSps to 250MSps, 7-bit to 9-bit highly time-interleaved counter ADC in 0.13µm CMOS

机译:可重配置的1GSps至250MSps,7位至9位高度时间交错的计数器ADC,采用0.13µm CMOS

获取原文

摘要

A reconfigurable highly time-interleaved ADC is realized by combining 128 counter ADCs and a global ramp-generator based on a rotating figure-of-8 resistor ring. Implemented in 0.13µm CMOS, the ADC can be configured in real-time as a 1GSps 7-bit, 500MSps 8-bit, and 250MSps 9-bit converter. It achieves sub 400fJ/step in all these configurations.
机译:通过将128个计数器ADC和一个基于旋转8位数电阻环的全局斜坡发生器组合在一起,可以实现可重配置的高度时间交错ADC。 ADC采用0.13µm CMOS实现,可以实时配置为1GSps 7位,500MSps 8位和250MSps 9位转换器。在所有这些配置中,它都能达到低于400fJ /步的速度。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号