clocks; floating point arithmetic; logic circuits; 8 GHz; duty-cycle correction circuit; duty-cycle detection circuits; duty-cycle uncertainties; floating point unit; high-frequency clocks; limited switch dynamic logic;
机译:高频时钟树的基于DLL的4相占空比和相位校正电路
机译:范围无限的延迟交织和循环时钟偏斜补偿和占空比校正电路
机译:使用自参考时钟和带占空比补偿的级联时差放大器来测量时序抖动的CMOS电路
机译:高频时钟的占空比校正电路
机译:占空比控制的开关电阻器技术,用于连续可调的低压电路。
机译:严格建模自稳定的容错电路:片上系统的超鲁棒时钟方案
机译:高速SOCS时钟占空比校正电路设计