首页> 外文会议>Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. 2005 IEEE International >Design on power-rail esd clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-NM CMOS process

【24h】

Design on power-rail esd clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-NM CMOS process

机译：在130NM CMOS工艺中仅使用1-V / 2.5-V低压器件设计用于3.3-V I / O接口的电源轨esd钳位电路

获取原文

页面导航

摘要
著录项
相似文献
相关主题

摘要

not avaliable

机译：无法使用

著录项

来源
《Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. 2005 IEEE International》|2005年|P.606-607|共2页
会议地点
作者
Ming-Dou Ker; Wen-Yi Chen; Kuo-Chum Hsu;
展开▼
作者单位

展开▼
会议组织
原文格式 PDF
正文语种
中图分类工业技术;
关键词

相似文献

外文文献
中文文献
专利

1. Design on Power-Rail ESD Clamp Circuit for 3.3-V I/O Interface by Using Only 1-V/2.5-V Low-Voltage Devices in a 130-nm CMOS Process [J] . Ker M.-D., Chen W.-Y., Hsu K.-C. IEEE transactions on circuits and systems . I , Regular papers . 2006,第10期

机译：在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
2. Design on Power-Rail ESD Clamp Circuit for 3.3-V I/O Interface by Using Only 1-V/2.5-V Low-Voltage Devices in a 130-nm CMOS Process [J] . Ker M.-D., Chen W.-Y., Hsu K.-C. IEEE Transactions on Circuits and Systems. I, Regular Papers . 2006,第期

机译：在130nm CMOS工艺中仅使用1V / 2.5V低压器件设计3.3V I / O接口的电源轨ESD钳位电路
3. Overview on ESD protection design for mixed-voltage I/O interfaces with high-voltage-tolerant power-rail ESD clamp circuits in low-voltage thin-oxide CMOS technology [J] . Ming-Dou Ker, Wei-Jen Chang Microelectronics & Reliability . 2007,第1期

机译：低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
4. DESIGN ON POWER-RAIL ESD CLAMP CIRCUIT FOR 3.3-V I/O INTERFACE BY USING ONLY 1-V/2.5-V LOW-VOLTAGE DEVICES IN A 130-nm CMOS PROCESS [C] . Ming-Dou Ker, Wen-Yi Chen, Kuo-Chun Hsu IEEE International Reliability Physics Symposium . 2005

机译：在130-NM CMOS过程中仅使用1-V / 2.5 V低压设备的3.3V I / O接口的电源导轨ESD钳电路
5. High-performance CMOS switched-current circuits for low-voltage signal processing applications [D] . Huang, Renyuan 1998

机译：用于低压信号处理应用的高性能CMOS开关电流电路
6. Robust and Latch-Up-Immune LVTSCR Device with an Embedded PMOSFET for ESD Protection in a 28-nm CMOS Process [O] . Ruibo Chen, Hongxia Liu, Wenqiang Song, 2020

机译：具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
7. Design on power-rail ESD clamp circuit for 3.3-V I/O interface by using only 1-V/2.5-V low-voltage devices in a 130-nm CMOS process [O] . Ming-dou Ker, Senior Member, Wen-yi Chen, 2015

机译：采用130-nm CmOs工艺中的1 V / 2.5 V低压器件设计3.3 V I / O接口的电源轨EsD钳位电路
8. LDRD Final Report - Investigations of the impact of the process integration of deposited magnetic films for magnetic memory technologies on radiation-hardened CMOS devices and circuits - LDRD Project (FY99) [R] . 2000

机译：LDRD最终报告 - 研究沉积磁性薄膜在磁记忆技术上的工艺整合对辐射强化CmOs器件和电路的影响 - LDRD项目（FY99）

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号