机译:横向源/漏结控制制造的低于10nm平面体CMOS器件的特性和建模
机译:抑制硼从源极/漏极延伸区的渗透,以改善65nm节点CMOS及以上晶体管的栅极泄漏特性和栅极氧化物可靠性
机译:具有TaSiN栅极,HfO / sub 2 /栅极电介质和升高的源极/漏极扩展的全耗尽SOI器件
机译:通过隧穿Si选择性外延生长改进具有升高的源/漏延伸的Sub-10-NM CMOS器件
机译:对CMOS器件制造过程中硼源极/漏极扩展演化的物理原理和建模的基本了解。
机译:使用隧道FET中的SiGe源/漏区提高ESD保护的鲁棒性
机译:使用Ni-V在硼簇上的硼簇植入源/漏极用于纳米级CMOSFET的衍生稳定性
机译:高温对CmOs(互补金属氧化物半导体)器件中闩锁和误码的影响。