Delays; Program processors; Commutators; Memory architecture; Signal processing algorithms; Discrete Fourier transforms;
机译:实值串行流水线FFT的节能VLSI架构
机译:常规I / O阶流水线FFT设计的高效VLSI架构
机译:高效的流水线FFT架构
机译:通过折叠变换的流水线式R2 2 sup> SDF,R4SDC FFT架构
机译:使用Verilog HDL的管道FFT架构实现。
机译:高效的BinDCT硬件架构探索和FPGA实现
机译:适用于折叠流水线复杂FFT内核的高效无乘法器VLSI架构