Standards; Three-dimensional displays; Computer architecture; Microprocessors; Dielectrics; Metals; Timing;
机译:标准VLSI CMOS技术中浮栅神经网络存储单元的比较
机译:采用标准VLSI CMOS技术的低编程电压浮栅模拟存储单元
机译:隧道电导对纳米级技术节点的VLSI互连时多壁碳纳米管性能的影响
机译:中间BEOL技术对3D VLSI标准细胞性能的影响
机译:可包装性设计:绑定和互连技术对VLSI裸片性能的影响。
机译:可调节的冷冻凝胶特性对3D前列腺癌细胞性能的影响
机译:BEOL对SOI180,SOI90和CMOS180,CMOS90技术的影响对IC性能影响