VLIW; Pipelining; FPGA; Ling; Weinberger; Post implementation utilization; Xilinx; Virtex; Delay; ILP;
机译:6.4 GHz 64位Domino加法器示例的高速高阶加法器全速测试技术
机译:高速节能的64位可重配置二进制加法器
机译:高速节能的64位可重配置二进制加法器
机译:提出高速64位VLIW微处理器,具有改进的加法器
机译:量子点元胞自动机中的64位面积有效二进制加法器。
机译:两个新颖的低功耗高速动态碳纳米管全加电池
机译:A-DELTA:一种64位高速,紧凑型混合动态CMOS /阈值逻辑加法器