VLSI; CMOS digital integrated circuits; CMOS memory circuits; integrated circuit design; permittivity; leakage currents; equivalent circuits; DRAM chips; VLSI circuit design; MOSFET gates; high dielectric constant values; extra oxide charges; process rel;
机译:在90 nm工艺电路的设计中使用高k介电栅极材料实现MOSFET的方法
机译:用于减少VLSI逻辑电路中栅极泄漏的基于High-K的MOSFET的优化设计
机译:针对数字电路应用的10nm规模双材料环绕栅MOSFET的优化设计
机译:使用新型栅极介电材料的MOSFET制成的VLSI电路设计面临着新的挑战
机译:纳米级双栅极MOSFET射频无线通信集成电路的分析与设计
机译:具有高k La2O3 / ZrO2栅极电介质的肖特基势垒SOI-MOSFET
机译:低压低功率电路双栅sOI mOsFET的设计与优化