机译:通过增加PtSi肖特基势垒源/漏FET中的衬底掺杂来降低肖特基势垒高度
机译:使用高电阻率硅衬底上植入的有源层的微波PtSi-Si肖特基势垒检测器二极管制造
机译:薄膜SOI衬底上具有自对准PtSi源/漏的高性能P沟道肖特基势垒MOSFET
机译:PtSi / n-Si肖特基二极管中衬底掺杂引起的空穴势垒降低及其对PtSi源/漏SBFET的影响
机译:0.1微米以下的PtSi肖特基源极/漏极MOSFET。
机译:掺Ge的垂直GaN肖特基势垒二极管的恢复性能
机译:PtSi源极/漏极SBFET通过衬底掺杂变化降低肖特基势垒的实验和仿真研究
机译:使用单片InGaas-on-si LED和单片ptsi-si肖特基势垒探测器的穿晶片光通信