Power estimation, BDD(Binary Decision Diagram), Support-set;
机译:实际门延迟模型下组合电路的概率功率估计方法(转载自1999年IEEE国际电路与系统专题讨论会(ICAS)会议录,1999年5月30日至6月2日,美国奥兰多,弗洛里亚,第1卷,第286页) 2
机译:实际门延迟模型下组合电路的概率功率估计方法
机译:基于UKF和开路电压组合方法的动力电池SOC估算。
机译:提高组合电路功率估计的支持集发现方法的准确性
机译:用于估计成人骨骼年龄的贝叶斯方法:评估多因素和三维方法的便利性,以提高年龄估计的准确性。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:一种新的组合电路功率估计和优化方法