首页>外文会议>European Design and Test Conference, 1997. ED&TC 97. Proceedings

European Design and Test Conference, 1997. ED&TC 97. Proceedings

召开年：1997
召开地：Paris
出版时间：-

会议文集：-

会议论文

热门论文

全部论文

全选（0）

1.Fast power loss calculation for digital static CMOS circuits

机译：数字静态CMOS电路的快速功耗计算
- 作者：Gavrilov S.;Glebov A.;Rusakov S.;Blaauw D.;Jones L.;Vijayan G.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
2.Monte-Carlo approach for power estimation in sequential circuits

机译：蒙特卡洛方法用于时序电路中的功率估计
- 作者：Saxena V.;Najm F.N.;Hajj I.N.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
3.Hybrid symbolic-explicit techniques for the graph coloring problem

机译：图形着色问题的混合符号-显式技术
- 作者：Chiusano S.;Corno F.;Prinetto P.;Sonza Reorda M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
4.Testing scheme for IC's clocks

机译：IC时钟测试方案
- 作者：Favalli M.;Metra C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
5.A totally self-checking 1-out-of-3 code error indicator

机译：完全自我检查的三选一代码错误指示器
- 作者：Paschalis A.;Gaitanis N.;Gizopoulos D.;Kostarakis P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
6.Cone-based clustering heuristic for list-scheduling algorithms

机译：基于圆锥的聚类启发式列表调度算法
- 作者：Govindarajan S.;Vemuri R.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
7.Register synthesis for speculative computation

机译：寄存器综合以进行推测性计算
- 作者：Herrmann D.;Ernst R.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
8.Multidimensional periodic scheduling: a solution approach

机译：多维定期调度：一种解决方法
- 作者：Verhaegh W.F.J.;Lippens P.E.R.;Aarts E.H.L.;van Meerbergen J.L.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
9.PCC: a modeling technique for mixed control/data flow systems

机译：PCC：一种用于混合控制/数据流系统的建模技术
- 作者：Grotker T.;Schoenen R.;Meyr H.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
10.Improved diagnosis of realistic interconnect shorts

机译：改善对实际互连短路的诊断
- 作者：de Sousa J.T.;Cheung P.Y.K.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
11.Shaping a VLSI wire to minimize Elmore delay

机译：成形VLSI导线以最大程度减少Elmore延迟
- 作者：Fishburn J.P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
12.Inductance analysis of on-chip interconnects deep submicron CMOS

机译：片上互连深亚微米CMOS的电感分析
- 作者：Kundu S.;Ghoshal U.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
13.Library mapping for memories

机译：记忆库映射
- 作者：Jha P.K.;Dutt N.D.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
14.RTL synthesis with physical and controller information

机译：具有物理和控制器信息的RTL综合
- 作者：Min Xu;Kurdahi F.J.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
15.Two-way partitioning based on direction vector layout design

机译：基于方向矢量的双向划分布局设计
- 作者：Seong K.S.;Kyung C.M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
16.Fault-secure shifter design: results and implementations

机译：故障安全移位器设计：结果和实现
- 作者：Duarte R.O.;Nicolaidis M.;Bederr H.;Zorian Y.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
17.Built-in self-test methodology for A/D converters

机译：内置的A / D转换器自检方法
- 作者：de Vries R.;Zwemstra T.;Bruls E.M.J.G.;Regtien P.P.L.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
18.VHDL extensions for complex transmission line simulation

机译：用于复杂传输线仿真的VHDL扩展
- 作者：Walker P.;Ghosh S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
19.Analogue layout generation by World Wide Web server-based agents

机译：基于万维网服务器的代理生成模拟布局
- 作者：Walczowski L.T.;Nalbantis D.;Waller W.A.J.;Shi K.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
20.Adaptive least mean square behavioral power modeling

机译：自适应最小均方行为功率建模
- 作者：Bogliolo A.;Benini L.;De Micheli G.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
21.Retargetable generation of code selectors from HDL processor models

机译：从HDL处理器模型可重定向生成代码选择器
- 作者：Leupers R.;Marwedel P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
22.An RTL methodology to enable low overhead combinational testing

机译：使用RTL方法实现低开销的组合测试
- 作者：Bhattacharya S.;Dey S.;Sengupta B.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
23.A controller testability analysis and enhancement technique

机译：控制器可测性分析与增强技术
- 作者：Xinli Gu;Larsson E.;Kuchinski K.;Peng Z.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
24.Analyzing testability from behavioral to RT level

机译：分析从行为到RT级别的可测试性
- 作者：Flottes M.L.;Pires R.;Rouzeyre B.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
25.Verification and synthesis of counters based on symbolic techniques

机译：基于符号技术的计数器验证和综合
- 作者：Cabodi G.;Camurati P.;Lavagno L.;Quer S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
26.Using MTBDDs for discrete timed symbolic model checking

机译：使用MTBDD进行离散时间符号模型检查
- 作者：Kropf T.;Ruf J.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
27.Analysis of 3D conjugate heat transfers in electronics

机译：电子学中的3D共轭传热分析
- 作者：Fradin J.P.;Molla L.;Desaunettes B.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
28.Smart sensor system application: an integrated compass

机译：智能传感器系统应用：集成式指南针
- 作者：Tangelder R.J.W.T.;Diemel G.;Kerkhoff H.G.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
29.Solving graph optimization problems with ZBDDs

机译：使用ZBDD解决图优化问题
- 作者：Coudert O.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
30.Connection error location and correction in combinational circuits

机译：组合电路中的连接错误定位和纠正
- 作者：Wahba A.M.;Borrione D.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
31.On improving genetic optimization based test generation

机译：关于改进基于遗传优化的测试生成
- 作者：Pomeranz I.;Reddy S.M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
32.Low power FSM design using Huffman-style encoding

机译：使用霍夫曼风格编码的低功耗FSM设计
- 作者：Surti P.;Chao L.F.;Tyagi A.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
33.Practical concurrent ASIC and system design and verification

机译：实用的并发ASIC和系统设计与验证
- 作者：Gibson I.;Amies C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
34.Testability of 2-level AND/EXOR circuits

机译：2级AND / EXOR电路的可测试性
- 作者：Drechsler R.;Hengster H.;Schafer H.;Hartmann J.;Becker B.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
35.On-chip analog output response compaction

机译：片上模拟输出响应压缩
- 作者：Renovell M.;Azais F.;Bertrand Y.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
36.Compact structural test generation for analog macros

机译：紧凑的模拟宏结构测试生成
- 作者：Kaal V.;Kerkhoff H.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
37.Accurate high level datapath power estimation

机译：准确的高级数据路径功率估计
- 作者：Crenshaw J.E.;Sarrafzadeh M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
38.Internal power modelling and minimization in CMOS inverters

机译：CMOS逆变器的内部功率建模和最小化
- 作者：Turgis S.;Daga J.M.;Portal J.M.;Auvergne D.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
39.Sequential circuit test generation using dynamic state traversal

机译：使用动态状态遍历的顺序电路测试生成
- 作者：Hsiao M.S.;Rudnick E.M.;Patel J.H.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
40.A methodology for designing continuous-time sigma-delta modulators

机译：设计连续时间sigma-delta调制器的方法
- 作者：Benabes P.;Keramat M.;Kielbasa R.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
41.A CMOS low-voltage, high-gain op-amp

机译：CMOS低压高增益运算放大器
- 作者：Lu G.N.;Sou G.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
42.High-level synthesis of analog sensor interface front-ends

机译：模拟传感器接口前端的高级综合
- 作者：Donnay S.;Gielen G.;Sansen W.;Kruiskamp W.;Leenaerts D.;van Bokhoven W.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
43.Structural BIST insertion using behavioral test analysis

机译：使用行为测试分析插入结构化BIST
- 作者：Nourani M.;Papachristou C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
44.Cellular automata for generating deterministic test sequences

机译：生成确定性测试序列的元胞自动机
- 作者：Kagaris D.;Tragoudas S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
45.Fast controllers for data dominated applications

机译：适用于数据主导型应用的快速控制器
- 作者：Hertwig A.;Wunderlich H.-J.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
46.Random benchmark circuits with controlled attributes

机译：具有受控属性的随机基准电路
- 作者：Iwama K.;Hino K.;Kurokawa H.;Sawada S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
47.Microsystem design using simulator coupling

机译：使用模拟器耦合进行微系统设计
- 作者：Wunsche S.;Clauss C.;Schwarz P.;Winkler F.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
48.Delay management for programmable video signal processors

机译：可编程视频信号处理器的延迟管理
- 作者：Smeets M.L.G.;Aarts E.H.L.;Essink G.;de Kock E.A.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
49.An algorithm for numerical reference generation in symbolic analysis of large analog circuits

机译：大型模拟电路符号分析中数值参考生成的算法
- 作者：Garcia-Vargas;I.;Galan;M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
50.Automatic transfer of parametric FEM models into CAD-layout formats for top-down design of microsystems

机译：自动将参数有限元模型转换为CAD布局格式，以实现自上而下的微系统设计
- 作者：Lang;M.;David;D.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
51.CCII+ current conveyor based BIC monitor for I/sub DDQ/ testing of complex CMOS circuits

机译：基于CCII +电流传送器的BIC监视器，用于I / sub DDQ /测试复杂的CMOS电路
- 作者：Stopjakova;V.;Manhaeve;H.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
52.Design and implementation of a coprocessor for cryptography applications

机译：密码学应用协处理器的设计和实现
- 作者：Royo;A.;Moran;J.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
53.Efficient and accurate testing of analog-to-digital converters using oscillation-test method

机译：使用振荡测试方法高效，准确地测试模数转换器
- 作者：Arabi;K.;Kaminska;B.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
54.Efficient utilization of scratch-pad memory in embedded processor applications

机译：在嵌入式处理器应用中有效利用暂存器
- 作者：Panda;P.R.;Dutt;N.D.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
55.Exploiting temporal independence in distributed preemptive circuit simulation

机译：在分布式抢占式电路仿真中利用时间独立性
- 作者：Walker;P.;Ghosh;S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
56.Generation of the HDL-A-model of a micromembrane from its finite-element-description

机译：从有限元描述生成微膜HDL-A模型
- 作者：Hofmann;K.;Glesner;M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
57.Highly scalable parallel parametrizable architecture of the motion estimator

机译：运动估计器的高度可扩展并行可参数化架构
- 作者：Cmar;R.;Vernalde;S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
58.High-speed C-testable systolic array design for Galois-field inversion

机译：用于Galois场反演的高速C可测脉动阵列设计
- 作者：Chih-Tsun Huang;Cheng-Wen Wu
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
59.Improving the accuracy of support-set finding method for power estimation of combinational circuits

机译：提高组合电路功率估计的支持集发现方法的准确性
- 作者：Hoon Choi;Seung Ho Hwang
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
60.Modeling and simulation of electromechanical transducers in microsystems using an analog hardware description language

机译：使用模拟硬件描述语言的微系统中机电换能器的建模和仿真
- 作者：Romanowicz;B.;Laudon;M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
61.A constructive approach towards correctness of synthesis-application within retiming

机译：重定时中综合应用正确性的建设性方法
- 作者：Eisenbiegler;D.;Kumar;R.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
62.A methodology for hardware architecture trade-off at different levels of abstraction

机译：在不同抽象级别上权衡硬件架构的方法
- 作者：Schneider;C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
63.A novel methodology for designing TSC networks based on the parity bit code

机译：基于奇偶校验位码设计TSC网络的新方法
- 作者：Bolchini;C.;Salice;F.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
64.A programmable boundary scan technique for board-level, parallel functional duplex march testing of word-oriented multiport static RAMs

机译：一种面向板的，并行的功能双工行进测试，用于面向字的多端口静态RAM的可编程边界扫描技术
- 作者：Chakraborty;K.;Mazumder;P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
65.A symbolic core approach to the formal verification of integrated mixed-mode applications

机译：对集成混合模式应用程序进行形式验证的象征性核心方法
- 作者：Hendriex;S.;Claesen;L.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
66.Acceleration of behavioral simulation on simulation specific machines

机译：在特定于仿真的机器上加速行为仿真
- 作者：Shoji;M.;Hirose;F.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
67.On the way to the 2.5 Gbits/s ATM network ATM multiplexer demultiplexer ASIC

机译：在通往2.5 Gbit / s ATM网络的途中ATM复用器解复用器ASIC
- 作者：Riesco;J.;Diaz;J.C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
68.RATAN: A tool for rate analysis and rate constraint debugging for embedded systems

机译：RATAN：用于嵌入式系统的速率分析和速率约束调试的工具
- 作者：Dasdan;A.;Mathur;A.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
69.Reconfigurable data converter as a building block for mixed-signal test

机译：可重构数据转换器作为混合信号测试的基础
- 作者：Lee;E.K.F.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
70.Synthesis of multi-rate and variable rate circuits for high speed telecommunications applications

机译：用于高速电信应用的多速率和可变速率电路的综合
- 作者：Schaumont;P.;Vernalde;S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
71.Architectural exploration and optimization for counter based hardware address generation

机译：基于计数器的硬件地址生成的架构探索和优化
- 作者：Miranda;M.;Kaspar;M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
72.Hierarchical scheduling and allocation of multirate systems on heterogeneous multiprocessors

机译：异构多处理器上的多速率系统的分层调度和分配
- 作者：Yanbing Li;Wolf;W.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
73.Maximizing the weighted switching activity in combinational CMOS circuits under the variable delay model

机译：在可变延迟模型下最大化组合CMOS电路中的加权开关活动
- 作者：Manich;S.;Figueras;J.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
74.Minimizing ROBDD sizes of incompletely specified Boolean functions by exploiting strong symmetries

机译：通过利用强对称性来最小化不完全指定的布尔函数的ROBDD大小
- 作者：Scholl;C.;Melchior;S.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
75.Multi-thread graph: a system model for real-time embedded software synthesis

机译：多线程图：实时嵌入式软件综合的系统模型
- 作者：Thoen;F.;Van Der Steen;J.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
76.A new approach to build a low-level malicious fault list starting from high-level description and alternative graphs

机译：从高级描述和替代图开始构建低级恶意故障列表的新方法
- 作者：Benso;A.;Prinetto;P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
77.A performance-driven placement algorithm with simultaneous PlaceRoute optimization for analog ICs

机译：性能驱动的布局算法，同时对模拟IC进行布局和布线优化
- 作者：Prieto;J.A.;Rueda;A.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
78.On the use of reset to increase the testability of interconnected finite-state machines

机译：关于使用重置来增加互连有限状态机的可测试性
- 作者：Pomeranz;I.;Reddy;S.M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
79.Procedure cloning: a transformation for improved system-level functional partitioning

机译：过程克隆：一种用于改进系统级功能分区的转换
- 作者：Vahid;F.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
80.New static compaction techniques of test sequences for sequential circuits

机译：时序电路测试序列的新静态压缩技术
- 作者：Corno;F.;Prinetto;P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
81.A fault diagnosis methodology for the UltraSPARC/sup TM/-I microprocessor

机译：UltraSPARC / sup TM / -I微处理器的故障诊断方法
- 作者：Narayanan;S.;Srinivasan;R.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
82.Symbolic synthesis of clock-gating logic for power optimization of control-oriented synchronous networks

机译：时钟门控逻辑的符号合成，用于面向控制的同步网络的功率优化
- 作者：Benini;L.;De Micheli;G.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
83.Deep sub-micron I/sub DDQ/ testing: issues and solutions

机译：深亚微米I / sub DDQ /测试：问题和解决方案
- 作者：Sachdev;M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
84.Fast and efficient construction of BDDs by reordering based synthesis

机译：通过基于重新排序的综合快速高效地构建BDD
- 作者：Hett;A.;Drechsler;R.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
85.Interface timing verification with delay correlation using constraint logic programming

机译：使用约束逻辑编程的具有延迟相关性的接口时序验证
- 作者：Girodias;P.;Cerny;E.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
86.MOSAIC: a multiple-strategy oriented sequential ATPG for integrated circuits

机译：MOSAIC：面向集成电路的多策略顺序ATPG
- 作者：Dargelas;A.;Gauthron;C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
87.Multi-layer chip-level global routing using an efficient graph-based Steiner tree heuristic

机译：使用基于图的高效Steiner树启发式方法进行多层芯片级全局路由
- 作者：Le-Chin Eugene Liu;Sechen;C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
88.A gridless multi-layer router for standard cell circuits using CTM cells

机译：用于使用CTM单元的标准单元电路的无网格多层路由器
- 作者：Hsiao-Ping Tseng;Sechen;C.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
89.A new quality estimation methodology for mixed-signal and analogue ICs

机译：混合信号和模拟IC的新质量评估方法
- 作者：Olbrich;T.;Grout;I.A.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
90.A production-oriented measurement method for fast and exhaustive Iddq tests

机译：快速，详尽的Iddq测试的面向生产的测量方法
- 作者：Laquai;B.;Richter;H.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
91.On the generation of pseudo-deterministic two-patterns test sequence with LFSRs

机译：用LFSR生成伪确定性两模式测试序列
- 作者：Dufaza;C.;Zorian;Y.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
92.Technology mapping of speed-independent circuits based on combinational decomposition and resynthesis

机译：基于组合分解与再合成的速度无关电路技术映射
- 作者：Cortadella;J.;Kishinevsky;M.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年
93.Cartesian multipole based numerical integration for 3D capacitance extraction

机译：基于笛卡尔多极子的数值积分，用于3D电容提取
- 作者：Geigenmuller;U.;van der Meijs;N.P.
- 会议名称：《European Design and Test Conference, 1997. EDTC 97. Proceedings》 | 1997年