CMOS integrated circuits; phase locked loops; varactors; voltage-controlled oscillators; 0.18 micron; 1.8 V; 1.8998 to 2.2335 GHz; 6.1 mA; CMOS phase-locked loop; PLL; analog-digital tuning technique; binary switch-capacitor array; differential charge pump; fully diff;
机译:具有虚拟接地的2 GHz全差动CMOS功率放大器,可抑制接地跳动
机译:用于60 GHz无线通信的全差分锁相环频率合成器
机译:2 GHz 1.6 mW锁相环
机译:一个2-GHz 6.1-MA全差分CMOS锁相环
机译:基于65 nm CMOS的数字延迟锁定环的2 GHz倍频器
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:2 GHz 6.1 ma全差分CmOs锁相环