首页> 外文OA文献 >A 2-GHz 6.1-mA Fully-Differential CMOS Phase-Locked Loop

【2h】

A 2-GHz 6.1-mA Fully-Differential CMOS Phase-Locked Loop

机译：2 GHz 6.1 ma全差分CmOs锁相环

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Li Zhang; Baoyong Chi; Zhihua Wang; Hongyi Chen; Jinke Yao; Ende Wu;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 0.35μm CMOS 6.1GHz 1∶4 Static Frequency Divider [J] . 高技术通讯（英文版） . 2003,第002期
2. A 2-GHZ FULLY-DIFFERENTIAL CMOS POWER AMPLIFIER WITH VIRTUAL GROUNDS TO SUPPRESS GROUND BOUNCE [J] . Tao Yan, Huailin Liao, Chen Li, Microwave and optical technology letters . 2007,第11期

机译：具有虚拟接地的2 GHz全差动CMOS功率放大器，可抑制接地跳动
3. A fully-differential phase-locked loop frequency synthesizer for 60-GHz wireless communication [J] . Kuang Lixue, Chi Baoyong, Chen Lei, Journal of Semiconductors . 2014,第12期

机译：用于60 GHz无线通信的全差分锁相环频率合成器
4. A 2-GHz 1.6-mW phase-locked loop [J] . Razavi B. IEEE Journal of Solid-State Circuits . 1997,第5期

机译：2 GHz 1.6 mW锁相环
5. A 2-GHz 6.1-mA Fully-Differential CMOS Phase-Locked Loop [C] . Li Zhang, Baoyong Chi, Zhihua Wang, . 2007

机译：2 GHz 6.1 mA全差分CMOS锁相环
6. A 2-GHz Frequency Multiplier Based on Digital Delay Lock Loop in 65 nm CMOS [D] . Zhang, Kaiqiang 2017

机译：基于65 nm CMOS的数字延迟锁定环的2 GHz倍频器
7. Design of a Sub-Picosecond Jitter with Adjustable-Range CMOS Delay-Locked Loop for High-Speed and Low-Power Applications [O] . Bilal I. Abdulrazzaq, Omar J. Ibrahim, Shoji Kawahito, 2016

机译：具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
8. A synchronous driving approach based on adaptive delay phase-locked loop for stitching CMOS image sensor [O] . Zhongjie Guo, Ningmei Yu, Longsheng Wu 2020

机译：一种基于自适应延迟锁相环的同步驱动方法，用于拼接CMOS图像传感器

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号