silicon-on-insulator; MOSFET; semiconductor device models; CMOS integrated circuits; nanotechnology; surface potential; dual material double gate SOI MOSFET; nanoscale CMOS design; scaling limits; channel length; short channel effects; transconductance; drain induced barrier lowering; two dimensional simulation; drain breakdown voltage; threshold voltage; electric field reduction; step function; surface potential; I/sub D/-V/sub DS/ plot; Si-SiO/sub 2/;
机译:新型双材料双栅(DMDG)纳米SOI MOSFET二维分析建模与仿真
机译:分级通道栅极堆叠的表面电位建模(GCG)高k电介质双材料双栅极(DMDG)MOSFET和模拟/射频性能研究
机译:二维(2D)分析建模和改进的分级通道栅极堆叠(GCGS)双材料双栅极(DMDG)MOSFET的简短信道性能
机译:用于纳米级CMOS设计的新型双材料双门(DMDG)SOI MOSFET
机译:用于低压集成电路应用的双栅CMOS设计和分析,包括绝缘体上硅MOSFET的物理建模。
机译:首要原理的砷和锑双栅极MOSFET的性能
机译:具有纳米级双门SOI MOSFET的6-T SRAM单元设计:源/排水工程和电路拓扑的影响
机译:采用Bulk和sOI CmOs技术的mOsFET RF特性